Whalesbook
कम्प्युटेशनल मेमरीमध्ये बदल
XCENA ने $135 दशलक्ष (सुमारे ₹1,125 कोटी) सीरीज बी फंडिंग यशस्वीरीत्या पूर्ण केले आहे. या निधीचा वापर कंपनी आपल्या MX1 कम्प्युटेशनल मेमरी चिपचे उत्पादन वाढवण्यासाठी करणार आहे. व्हॉन न्यूमन आर्किटेक्चरच्या (von Neumann architecture) मर्यादा ओलांडून, XCENA थेट DRAM मध्ये RISC-V कोअर्स (cores) समाकलित करत आहे. यासाठी CXL 3.2 मानकांचा (standards) वापर केला जात आहे. यामुळे AI वर्कलोड्समधील डेटा ट्रान्सफरमधील विलंब (latency) आणि ऊर्जा वापर कमी होण्यास मदत होईल, जे सध्या हायपरस्केल डेटा सेंटर्ससाठी (hyperscale data centers) एक मोठे आव्हान आहे.
स्पर्धा आणि वेगळेपण
XCENA एका अशा बाजारपेठेत प्रवेश करत आहे जिथे Astera Labs आणि Marvell Technology सारख्या मोठ्या कंपन्यांचे वर्चस्व आहे. या कंपन्या CXL रिटायमर्स (retimers) वापरून डेटा सेंटरमधील डेटा प्रवाह व्यवस्थापित करतात.
मात्र, XCENA वेगळ्या मार्गाने जात आहे. ते केवळ कंपोनंट्स जोडण्यावर लक्ष केंद्रित न करता, मेमरी कंट्रोलरमध्ये हजारो RISC-V कोअर्स थेट समाविष्ट करत आहेत. यामुळे वेक्टर डेटाबेस ऑपरेशन्स (vector database operations) आणि मोठ्या डेटा क्वेरीज (data queries) हाताळण्यात मदत होईल.
आव्हाने आणि भविष्य
XCENA समोर अनेक आव्हाने आहेत. त्यांचे हार्डवेअर-सॉफ्टवेअर स्टॅक (hardware-software stack) मोठ्या क्लाउड प्रोव्हायडर्सच्या (hyperscalers) सिस्टीममध्ये सहजपणे समाकलित होणे आवश्यक आहे.
त्यांना Samsung च्या फॅब्रिकेशन युनिट्समध्ये 2026 पर्यंत उत्पादन सुरू करायचे आहे. मात्र, सेमीकंडक्टर उद्योगात मोठ्या प्रमाणावर उत्पादन आणि कार्यक्षमता सिद्ध करणे कठीण असते.
CXL 3.x इकोसिस्टीम अजूनही नवीन आहे आणि त्यावर अवलंबून राहणे धोकादायक ठरू शकते.
$570 दशलक्ष मूल्यांकन आणि नवीन भांडवलासह, XCENA आता R&D मधून व्यावसायिक उत्पादनाकडे वाटचाल करत आहे. पुढील 18 महिने हे कम्प्युटेशनल मेमरीच्या यशासाठी महत्त्वाचे ठरतील. 2026 च्या अखेरीस उत्पादन आणि 2027 पर्यंत महसूल अपेक्षित आहे. कंपनीला 'बिग फाइव्ह' (Big Five) क्लाउड प्रोव्हायडर्समध्ये डिझाइन विंड्स (design wins) मिळवणे आवश्यक आहे.